留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

CABAC算术编码器硬件优化实现

王 瑞 姜宏旭 李 波

王 瑞, 姜宏旭, 李 波等 . CABAC算术编码器硬件优化实现[J]. 北京航空航天大学学报, 2009, 35(6): 678-682.
引用本文: 王 瑞, 姜宏旭, 李 波等 . CABAC算术编码器硬件优化实现[J]. 北京航空航天大学学报, 2009, 35(6): 678-682.
Wang Rui, Jiang Hongxu, Li Boet al. Novel optimized implementation of CABAC hardware encoder[J]. Journal of Beijing University of Aeronautics and Astronautics, 2009, 35(6): 678-682. (in Chinese)
Citation: Wang Rui, Jiang Hongxu, Li Boet al. Novel optimized implementation of CABAC hardware encoder[J]. Journal of Beijing University of Aeronautics and Astronautics, 2009, 35(6): 678-682. (in Chinese)

CABAC算术编码器硬件优化实现

基金项目: 国家自然科学基金资助项目(60775018);国家863计划资助项目;新世纪优秀人才支持计划资助项目
详细信息
    作者简介:

    王 瑞(1979-),男,陕西靖边人,博士生,matrix_79_79@163.com.

  • 中图分类号: TP 311

Novel optimized implementation of CABAC hardware encoder

  • 摘要: 为了解决上下文自适应二进制算术编码器(CABAC,Context-based Adaptive Binary Arithmetic Coder)硬件实现吞吐率难以提高的问题,提出了基于数据流动态特性的电路优化方法.通过建立算法的数据流模型,提取出限制硬件实现性能的数据流反馈环路.针对上下文环路,采用3条迭代周期不同的子环路更新具有不同依赖周期的上下文变量,提高了时钟频率和吞吐率;对于字节打包环路,通过提取一类可简化电路结构的数据元素,并为之构建快速旁路,增加了环路的处理速度.基于上述方法并辅以基本的电路优化手段,设计实现在现场可编程门阵列(FPGA,Field-Programmable Gate Array)平台上频率可达309MHz,并且每个时钟周期处理一个编码符号.

     

  • [1] ISO/IEC 144962-10, Information technology coding of audio-visual objects part 10: advanced video coding [S] [2] Marpe D, Schwartz H, Wiegand T. Context-based adaptive binary arithmetic coding in the H.264/AVC video compression standard [J]. IEEE Trans Circuits Syst Video Technol, 2003, 13(7): 620-636 [3] Osorio R R, Bruguera J D. Arithmetic coding architecture for H.264/AVC CABAC compression system Proc EUROMICRO Syst Digit Syst Des. Los Alamitos: IEEE Computer Society, 2004:62-69  [4] Núez J L, Chouliaras V. High-performance arithmetic coding VLSI macro for the H.264 video compression standard [J]. IEEE Trans Consumer Electron, 2005, 51(1):144-151 [5] Hassan S, Subramania S. A VLSI architecture for high performance CABAC encoding Li Shipeng. Visual Commun Image Process. Bellingham: SPIE, 2005: 1444-1454 [6] Ha V H, Shim W S, Kim J W. Real-time MPEG-4 AVC/H.264 CABAC entropy coder 2005 Digest of Technical Papers-International Conference on Consumer Electronics. Piscataway: IEEE Inc, 2005:255-256  [7] Yang S, Takeshi I, Satoshi G. A CABAC encoding core with dynamic pipeline for H.264/AVC main profile //APCCAS 2006-2006 IEEE Asia Pacific Conference on Circuits and Systems. Piscataway: IEEE Inc,2006: 760-763 [8] Osorio R R, Bruguera J D. High-throughput architecture for H.264/AVC CABAC compression system[J]. IEEE Trans Circuits Syst Video Technol, 2006, 16(11):1367-1384  [9] Xilinx Inc.Virtex-Ⅱ Complete data sheet .2007 . http://www.xilinx.com/surpport/documentation/virtex-ii_data sheets.htm
  • 加载中
计量
  • 文章访问数:  3367
  • HTML全文浏览量:  169
  • PDF下载量:  1748
  • 被引次数: 0
出版历程
  • 收稿日期:  2008-04-22
  • 网络出版日期:  2009-06-30

目录

    /

    返回文章
    返回
    常见问答