GPS 信号模拟器中 sine 存储表的设计和实现

朱宇虹 张其善 常 青

(北京航空航天大学 电子信息工程学院, 北京 100083)

摘 要: 结合 Sunderland 算法和泰勒多项式原理, 给出了直接数字频率合成(DDS)中相位至幅度映射表的压缩算法的数学模型, 分析了压缩效率. 用快速傅里叶变换来分析杂散水平, 利用 matlab 计算工具对整个算法进行了建模、优化和验证, 仿真表明映射表采用该算法设计的 DDS 数字载波部分的最大杂散约为 - 90 dB, 且有良好的压缩效率. 该算法实现结构简单, 没有乘法运算. 在 Xilinx 公司的现场可编程门阵列(FPGA)中进行了实现, 已成功地应用于一个实际 GPS 信号模拟器数字中频系统的设计.

关 键 词: 压缩; 泰勒级数; 直接数字频率合成; 现场可编程门阵列

中图分类号: P 742.1

文献标识码: A 文 章 编 号: 1001-5965(2005)12-1308-04

Design of a algorithm of mapping from phase to sine amplitude in DDS of a GPS signal simulator system

Zhu Yuhong Zhang Qishan Chang Qin

(School of Electronics and Information Engineering, Beijing University of Aeronautics and Astronautics, Beijing 100083, China)

Abstract: Based on trigonometric identities, Sunderland technique is a effective compression algorithm for mapping from phase to sine amplitude in ROM-based direct digital frequency synthesizers(DDS) design. A modification based on Taylor-series linear interpolation method was proposed to provide additional improvements in compression efficiency. Their effect on distortion and trade-offs were investigated, and spurious were identified by using fast Fourier transform algorithm (FFT). A computer program was created to simulate and optimize the effects of the memory compression and algorithmic techniques on the output spectrum of the DDS with the help of matlab computing tool. The subjected multiplierless architecture was then implemented in a Xilinx's field programmable gate array (FPGA). Simulation results show that the proposed techniques is effective, and the digital output of the designed DDS which using this compression technique has the worst case spurious about - 90dB. A 80MHz DDS was developed and used successfully in a actual projects of a GPS signal simulator system.

Key words: compression; Taylor series; direct digital synthesizer; field programmable gate array

在直接数字频率合成(DDS)中通常采用在 ROM 中存储一个查找表来实现相位 φ 到其正弦幅值 sin φ 的映射, 即 sine 存储表. φ 和 sin φ 都用离散的数字量表示. 在专用集成电路(ASIC)和 FPGA(Field Programmable Gate Array)中设计 DDS 时, 主要考虑资源、速度、功耗和成本. ROM 表越大意味电路的复杂性增加, 功耗增大和速度降低. 所以研究 sine 存储表的压缩算法是非常有意义的.

文献[1]较早提出了一种有效的压缩算法, 文献[2]在此基础之上进行了改进, 实现结构相对比较复杂. 文献[3]给出了基于泰勒多项式逼近的算法结构, 文献[4]提出了一种抛物线逼近的方法, 上述泰勒多项式和抛物线逼近的算法中都引

收稿日期: 2004-09-17

基金项目: 国家自然科学基金资助项目(60027001)

作者简介: 朱宇虹(1972-), 男, 湖北当阳人, 博士生, zhuyuhong2000@126.com.

入了乘法运算, 实现效率和硬件乘法器的结构有直接的关系. 本文将结合 GPS 信号模拟器数字中频系统的实际要求[5], 介绍一种 sine 存储表的压缩算法. 该方法将 Sunderland 算法和泰勒多项式逼近算法结合起来, 实现结构简单, 没有乘法运算, 且有较好的压缩效率.

1　GPS 信号模拟器中的 sine 存储表

设 φ 用 N 位二进制数表示, sin φ 的值用 D 位二进制数表示, 则映射的数学表示为 $s(i)=I\left[(2^{D-1}-1)\sin\left(\frac{2\pi i}{2^N}\right)\right]$, 其中, $i=0, 1, 2, \cdots, 2^N-1$; $I[\,]$ 为四舍五入运算.

可见, 如果用 N 位的 φ 直接产生 D 位的 sin φ 值, 所需的 ROM 表大小为 $D\cdot 2^N$ bit. 当 N, D 位数较多时, ROM 表会非常大.

文献[5] 给出了一种 GPS 信号模拟器的设计方案, 数字中频部分采用了 BPSK 信号结构, 其中数字载波就是采用 DDS 实现.

DDS 生成的数字载波的杂散主要有 2 个来源: 相位截取和相位至幅度映射表的量化误差. 为了保证因相位截取和因存储表有限字长量化所带来的杂散水平相当, 设计中, 一般选择 sine 存储表的相位字长 N, 它比输出幅度字长 D 要至少大 1 bit 以上, 工程上可以近似认为由相位截取带来的最大杂散为 $(-6.02N)$ dB[6].

结合系统多路相加合成的结构, 考虑杂散和谐波等的指标要求, 选用 14 bit 的高速 D/A 转换器, 此时相位字长 N 应不小于 15 bit, 由相位截取带来的最大杂散约为 −90 dB. 实现多通道结构 (12 通道) 时, 所需的 ROM 资源更大, 如不采取压缩算法, 所选 FPGA 的资源已不够用.

2　压缩算法的数学模型和分析

2.1　利用对称性把 sine 存储表压缩至一个象限

由于 sine 函数的对称性, 只要存第 1 象限 $[0, \pi/2]$ 区间上 sine 函数值, 即可重构出 $[0, 2\pi]$ 上所有的函数值. 利用这种对称性, φ 的位数减少为 $N-2$ 位, 而 sin φ 只有正值, 其位数减少为 $D-1$ 位, 所需的存储表大小为 $2^{N-2}\cdot(D-1)$ bit, 压缩比为

$$\frac{2^{N-2}(D-1)}{2^N\cdot D}=\frac{(D-1)}{4D}\geqslant\frac{1}{4}\qquad(1)$$

上述算法可以由图 1 所示的电路结构来实现. sine 函数对应的幅度值有正有负, 数值一般用



图 1　sine 函数表四象限压缩结构原理

2 的补码数表示, 对一个数取反需对 2 进制数的每一位取反再加一. 在 sine 表的压缩过程中, 如果引入 LSB/2 的偏移量, 则可以用 1 的补码运算代替 2 的补码数运算[2].

考虑 GPS 信号模拟器系统资源和实际电路中 D/A 转换器的精度, 选择 N 为 15 位, 不采取压缩算法时, 所需 ROM 表为 $2^{15}\times 14\text{bit}=458\,752\text{ bit}$. 采用四象限压缩的结构原理, 则所需 ROM 表为 $2^{13}\times 13\text{ bit}=106\,496\text{ bit}$.

大多数 DDS 的相位至幅度映射表都采用了四象限压缩的原理, 进一步的压缩研究主要针对第 1 象限的 sine 存储表而言.

2.2　对第 1 象限的 sine 存储表进行压缩

当第 1 象限的 sine 存储表输入的相位位数较多时, 可以采用 Sunderland 算法[1] 有效地压缩. 设第 1 象限 sine 函数 ROM 表的输入位数 N-2 按高到低分为 $A+B+C$ 位, 每一部分对应的数值分别为 α, β, γ, 则根据三角公式, 当 A 和 B 的位数足够多时, 可以近似为

$$\sin\left(\frac{\pi}{2}\cdot\frac{\alpha\cdot 2^{B+C}+\beta\cdot 2^C+\gamma}{2^{A+B+C}}\right)=\sin\left(\frac{\pi}{2}\cdot\frac{\alpha\cdot 2^B+\beta}{2^{A+B}}\right)\cos\left(\frac{\pi}{2}\cdot\frac{\gamma}{2^{A+B+C}}\right)+\cos\left(\frac{\pi}{2}\cdot\frac{\alpha}{2^A}\right)\cos\left(\frac{\pi}{2}\cdot\frac{\beta}{2^{A+B}}\right)\cdot\sin\left(\frac{\pi}{2}\cdot\frac{\gamma}{2^{A+B+C}}\right)-\sin\left(\frac{\pi}{2}\cdot\frac{\alpha}{2^A}\right)\sin\left(\frac{\pi}{2}\cdot\frac{\beta}{2^{A+B}}\right)\cdot\sin\left(\frac{\pi}{2}\cdot\frac{\gamma}{2^{A+B+C}}\right)\approx\sin\left(\frac{\pi}{2}\cdot\frac{\alpha\cdot 2^B+\beta}{2^{A+B}}\right)+\cos\left(\frac{\pi}{2}\cdot\frac{\alpha}{2^A}\right)\sin\left(\frac{\pi}{2}\cdot\frac{\gamma}{2^{A+B+C}}\right)\qquad(2)$$

式中, $\alpha=0, 1, 2, \cdots, 2^A-1$; $\beta=0, 1, 2, \cdots, 2^B-1$; $\gamma=0, 1, 2, \cdots, 2^C-1$.

式(2) 中"≈"后面的 2 项可分别对应用一个粗值表(coarse ROM) 和一个精细表(fine ROM) 相加合成第 1 象限 sine 函数表. 粗值表大小为 $2^{A+B}\cdot(D-1)$ bit. 又因为

$$(2^{D-1}-1)\cdot\cos\left(\frac{\pi}{2}\cdot\frac{\alpha}{2^A}\right)\sin\left(\frac{\pi}{2}\cdot\frac{\gamma}{2^{A+B+C}}\right)\leqslant(2^{D-1}-1)\cdot\frac{\pi}{2}\cdot\frac{1}{2^{A+B}}<2^{D-(A+B)}\qquad(3)$$

精细表的大小可以估计为 $2^{A+C}\cdot(D-A-B)$ bit.

Sunderland 算法生成的表项是由三角公式近似得到的, 如果在此基础上对粗值表和精细表的值进行优化和改进, 则杂散性能还可以进一步提高. 采用 Nicholas 等给出的一种改进方法[2], 粗值表和精细表分别对应:

$$F_c(\alpha,\beta)=\sin\left(\frac{\pi}{2}\left(\frac{\alpha\cdot 2^B+\beta}{2^{A+B}}+\frac{1}{2^{A+B+C}}\right)\right) \quad (4)$$

$$F_f(\alpha,\gamma)=\sum_{\beta=0}^{2^B-1}\frac{1}{2^B}\cdot\left[\sin\left(\frac{\pi}{2}\left(\frac{\alpha\cdot 2^{B+C}+\beta\cdot 2^C+\gamma}{2^{A+B+C}}+\frac{1}{2^{A+B+C+1}}\right)\right)-F_c(\alpha.\beta)\right] \quad (5)$$

式中, $F_c(\alpha,\beta)$ 为粗值表的表项值; $F_f(\alpha,\gamma)$ 为精细表的表项值. 仿真表明最大杂散较改进前有明显改善.

需要强调的是上述算法在 A 和 B 的位数足够多时才有效, 另外, 由于采用了近似的表示方法, 在压缩的同时也带来了一定的误差.

在四象限压缩的基础上, 对第 1 象限的 sine 函数表采用改进的 Sunderland 算法进行压缩, 对 A, B, C 位数的选取和压缩误差带来的最大杂散可以在计算机中仿真优化. 当要求的最大杂散抑制大于 90 dB 时, 仿真表明可选择 A, B 为 4 bit, C 为 5 bit, 所需 ROM 表为 $2^8\times 13$ bit(coarse ROM) + $2^9\times 6$ bit(fine ROM) = 6 400 bit. 此时, 第 1 象限的 sine 函数压缩结构原理如图 2 所示.



图 2 第 1 象限的 sine 函数压缩结构原理 1

2.3 对前面算法生成的粗值表进一步压缩

从式(4)可以看出, 改进的 Sunderland 算法生成的粗值表对应的映射仍然是第 1 象限的 sine 函数, 只是相位字长只有 8 bit(对应第 1 象限 13 bit 相位字长的高 8 位). 可以对它进一步压缩.

所有的压缩算法都是建立在 sine 函数自身的特性之上. 在第 1 象限 sine 函数是一个有良好特性的单调递增函数. 由泰勒(Taylor)级数公式有

$$\sin(a+d)=\sin a+d\cos\alpha-\frac{d^2\sin\alpha}{2}+\cdots \quad (6)$$

式中省略了 3 次以上的高阶项. 假如把第 1 象限粗略地等分成 64 区间, 则每个区间的最大间隔为 $\pi/(2\cdot 64)$, 因为式中的第 3 项:

$$\frac{d^2\sin a}{2}\leqslant\frac{d^2}{2}\leqslant\frac{(\pi/128)^2}{2}\approx 0.000\,30 \quad (7)$$

大约对应 12 bit 的输出量化精度, 所以当划分的区间足够小时, 泰勒级数可近似地用前 2 项来表示.

一种直观的压缩思想即第 1 个 ROM 表存 $\sin a$ 的映射, 第 2 个 ROM 表存 $d\cdot\cos a$ 的映射.

改进的 Sunderland 算法生成的粗值表大小为 $2^8\times 13$ bit, 设把输入相位粗略地 64(2^6) 等分, 按上述算法在计算机上仿真, 该粗值表可由 2 个存储表相加合成, 第 1 个表存储 64 等分点对应的 $\sin a$ 的映射值(13 位字长), 大小为 $2^6\times 13$ bit. 第 2 个表存 $d\cdot\cos a$ 的映射, 大小为 $2^8\times 8$ bit. 其中第 2 个表的输出位数可由

$$(2^{D-1}-1)\cdot d\cos\alpha\leqslant 2^{D-1}\cdot d\leqslant 2^{D-1}\cdot\frac{\pi}{128}<2^{D-6} \quad (8)$$

来近似地估算分析. 压缩前的 ROM 大小为 $2^8\times 13$ bit = 3 328 bit, 压缩后所需的 ROM 大小为 $2^6\times 13$ bit + $2^8\times 8$ bit = 2880 bit.

上述算法在压缩过程中省略了高次项是有误差的. 一种简单的改进即第 2 个 ROM 表改存 $(\sin(a+d)-\sin a)$ 的映射, 由于 $d\cdot\cos a$ 和 $(\sin(a+d)-\sin a)$ 很接近, 仿真表明, 第 2 个 ROM 表的的输出位数和改进以前一样, 即大小不变, 但却消除了压缩过程中带来的误差. 图 3 为采样改进算法对前面算法生成的粗值表进行压缩的结构原理.

为了提高压缩效率, 对算法进一步改进. 即第 1 个表存储粗略 k 等分点对应的 $\sin a$ 映射值的高 m 位, 第 2 个表存储理论值和逼近值的差值. 表的生成和参数的优化在计算机上仿真完成. 仍把改进的 Sunderland 算法生成的粗值表的输入相位粗略地 64 等分, 每个区间上的点值用区间起点值(共 13 bit)的高 7 位来逼近, 理论值和逼近值的差用另外一个表来存贮, 仿真表明理论值和逼近



图 3 基于泰勒级数的压缩算法结构原理

值的差小于 2^8. 压缩后所需的 ROM 大小为 $2^6 \times 7\,\text{bit} + 2^8 \times 8\,\text{bit} = 2\,496\,\text{bit}$. 需要说明的是算法中的结构参数是计算机仿真优化得到的. 仿真结果同时表明, 在参数 k, m 合适的时候, 改进是有效的.

采用改进算法后实现的第 1 象限的 sine 函数压缩结构原理如图 4. 仿真表明, 图中 7 位加法器没有溢出, 不用考虑进位的问题. 8 位加法器有溢出, 采用进位输出. 实现时要注意各 ROM 表输出的权值.



图 4　第 1 象限的 sine 函数压缩结构原理 2

经过上面 3 步压缩, 总共所需 ROM 表为 $2^6 \times 7\,\text{bit} + 2^8 \times 8\,\text{bit} + 2^9 \times 6\,\text{bit} = 5568\,\text{bit}$, 和不采取压缩算法时所需 ROM 表($2^{15} \times 14\,\text{bit} = 458\,752\,\text{bit}$)相比较, 压缩比为 82.39.

图 5 为实际生成的 sine 函数映射表相的 FFT 频谱分析, 反映了因 sine 函数表量化和压缩误差带来的杂散水平, 从图中可最大杂散约为 – 93 dB.



图 5　生成的 sine 函数映射表的 FFT 频谱分析

3　sine 存储表的实现

FPGA 选用 Xilinx 公司 Virtex II 系列芯片 XC2V250, XC2V250 中有 24 个 18 kbit 的 RAM 块, 输入输出位数可以较灵活地配置, 通过对 RAM 初始化赋值, 也可用作为 ROM. 在 XC2V250 中生成 RAM、ROM 的另一种方法是利用 FPGA 分布资源来做. ROM 的生成和初始配置可以直接利用相应的 IP Core 来实现.

在四象限压缩的基础上, 采用图 4 所示的结构原理来实现第 1 象限的 sine 函数压缩, 用 Verilog 在 ISE5.1 中完成了 DDS 的设计和仿真测试. 图 6 为 DDS 仿真输出的数据的 FFT 分析频谱图, 它的杂散水平是相位截取、sine 函数映射量化和压缩误差综合作用的结果. 其中采样频率 20 MHz, 输出频率 4.58 MHz, 频率控制字长 32 bit, 图中可以看出数字载波的最大杂散约为 – 90 dB.



图 6　DDS 仿真测试频谱

在 GPS 信号模拟器中频电路板上, 把设计的 DDS 数字载波直接输出到 D/A 模数转换器, 图 7 为用 Sony(Tektronix) 3026 频谱分析仪实测的 DDS 输出信号频谱(1~ 9 MHz 频率范围), 输出载波频率 4.58 MHz. 图中功率的 dB 数是相对 1 mW 而言. D/A 转换器为 ADI 公司的 14 bit 数模转换器 AD9764, 采用变压器差分的输出方式, 满幅度输出. 从图中可以看出由于实际电路中增加了 D/A 转换器和相关电路、时钟相噪和杂散的影响, 输出模拟载波信号的最大杂散约为 – 72 dB.



图 7　实测 DDS 输出信号频谱(D/A 变换后)

(下转第 1316 页)

[2] Jiang Y F, Lin Y P. Improved strapr down coning algorithms[J]. IEEE Transaction on Arospace and Electronic System, 1992, 28(2): 484~490

[3] 刘 危, 解旭辉, 李圣怡. 捷联惯导系统的圆锥误差补偿算法研究[J]. 南京航空航天大学学报, 2004, 36(3): 348~352
Liu Wei, Xie Xuhui, Li Shengyi. Coning algorithm for strapdown inertial navigation system[J]. Journal of Nanjing University of Aeronautics & Astronautics, 2004, 36(3): 348~352(in Chinese)

[4] 缪玲娟, 林 丽. 减小动态误差的捷联系统姿态算法研究[J]. 兵工学报, 2000, 21(3): 229~232
Miao Lingjuan, Lin Li. Research on strapdown attitude algorithm for decreasing dynamic error[J]. Journal of Binggong, 2000, 21(3): 229~232(in Chinese)

[5] 黄 昊. 光纤陀螺捷联姿态算法及应用研究[D]. 哈尔滨: 哈尔滨工业大学控制工程系, 2001
Huang Hao. Research on the fiber optic gyroscope strapdown attitude algorithm and application[D]. Harbin: Department of Control Engirerring, Harbin Institute of Technology, 2001(in Chinese)

[6] 黄 昊, 邓正隆. 旋转矢量航姿算法的一种新的表达式[J]. 宇航学报, 2001, 22(3): 92~98
Huang Hao, Deng Zhenglong. A new expression of rotation vector for navigation attitude algorithm[J]. Journal of space navigation, 2001, 22(3): 92~98(in Chinese)

[7] 杨艳娟. 捷联惯导系统关键技术研究[D]. 哈尔滨: 哈尔滨工业大学自动化学院, 2001
Yang Yanjuan. Research on the key technology of strapdown inertial navigation system[D]. Harbin: Automation School, University of Harbin Institute of Technology, 2001(in Chinese)

(上接第 1311 页)

4 结 束 语

利用 matlab 等计算工具, 可以方便地在计算机上对压缩算法的数学模型进行仿真、分析、验证, 生成所需的存储表数值, 并对所选参数进行优化. 借助 FPGA 和其仿真开发工具, 大大简化了硬件设计的过程, 缩短了开发周期, 提高了系统的灵活性, 为以后的升级提供方便. 采用压缩算法后, 已经可以在现有的 FPGA 资源上完成 12 通道结构的 GPS 卫星信号的相关设计. 所用算法结构简单, 易于实现, 并有较好的压缩效果, 压缩比约为 82.39. 仿真表明映射表采用该压缩算法设计的 DDS 数字载波部分的最大杂散约为 -90dB.

参考文献 (References)

[1] Sunderland D A, Strauch R A, Wharfield S S, *et al*. COMS/SOS frequency synthesizer LSI circuit for spread spectrum communications [J]. IEEE Journal of Solid-State Circuits, 1984, 19(4): 497~506

[2] Nicholas H T, Samueli H, Kim B. The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects[A]. Proceedings of the 42nd Annual Freq Control Symp[C]. Monmouth NJ: USERACOM, Ft, 1988. 357~363

[3] Bellaouar A, O'brecht M S, Fahim A M. Low-power direct digital frequency synthesis for wireless communications[J]. IEEE Journal of Solid-State Circuits, 2000, 35(3): 385~390

[4] Sodagar A M, Lahiji G R. Mapping from phase to sine amplitude in direct digital frequency synthesizers using parabolic approximation [J]. IEEE Trans Circuits Syst Ⅱ, 2000, 47: 1452~1457

[5] 陆 娟, 常 青, 张其善, 等. 十二通道 GPS 信号发生器方案研究[J]. 北京航空航天大学学报, 2003, 29(4): 331~334
Lu Juan, Chang Qing, Zhang Qishang, *et al*. Design of a twelve-channel digital GPS simulation system[J]. Journal of Beijing University of Aeronautics and Astronautics, 2003, 29(4): 331~334(in Chinese)

[6] Kroupa V F. Synthesis techniques[A]. Derect Digital Frequency Synthesizers, A Selected Reprint Volume[C]. New York: Institate of Electical and Electronics Engineers, 1999. 3~13